

Shell Commands

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

A

- [add_array_to_macro_group](#)
- [add_attachment](#)
- [add_buffer](#)
- [add_buffer_on_route](#)
- [add_command_hook](#)
- [add_eco_repeater](#)
- [add_feedthrough_buffers](#)
- [add_group_repeater](#)
- [add_lib_cells_to_family](#)
- [add_macro_to_group](#)
- [add_parameter](#)
- [add_pins_to_virtual_connection](#)
- [add_port_protection_diodes](#)
- [add_port_state](#)
- [add_power_state](#)
- [add_powertap_shield_association](#)
- [add_pst_state](#)
- [add_redundant_vias](#)
- [add_shield_association](#)
- [add_spare_cells](#)
- [add_state_transition](#)
- [add_supply_state](#)
- [add_tie_cells](#)
- [add_to_begin_statement](#)
- [add_to_bound](#)
- [add_to_bundle](#)
- [add_to_case_statement](#)
- [add_to_collection](#)
- [add_to_edit_group](#)
- [add_to_function](#)
- [add_to_group](#)
- [add_to_io_guide](#)
- [add_to_io_ring](#)
- [add_to_matching_type](#)
- [add_to_multisource_clock_sink_group](#)
- [add_to_must_join_ports](#)
- [add_to_net](#)
- [add_to_net_bus](#)
- [add_to_package_statement](#)
- [add_to_pin_blockage](#)
- [add_to_pin_guide](#)
- [add_to_placement_attraction](#)
- [add_to_port_bus](#)
- [add_to_routing_corridor](#)
- [add_to_rp_group](#)
- [add_via_mapping](#)
- [after](#)
- [alias](#)
- [align_macros](#)
- [align_objects](#)
- [align_pins](#)
- [all_clocks](#)
- [all_connected](#)
- [all_corners](#)
- [all_dft_partitions](#)
- [all_exceptions](#)
- [all_fanin](#)
- [all_fanout](#)
- [all_high_transitive_fanout](#)
- [all_inputs](#)
- [all_modes](#)
- [all_outputs](#)
- [all_registers](#)
- [all_scenarios](#)
- [all_test_modes](#)
- [all_thermal_scenario](#)
- [all_transitive_fanin](#)
- [all_transitive_fanout](#)
- [analyze](#)
- [analyze_datapath_extraction](#)
- [analyze_datapath_library_cell](#)
- [analyze_design_violations](#)
- [analyze_lib_cell_placement](#)

[analyze_mv_design](#)
[analyze_mv_feasibility](#)
[analyze_power_plan](#)
[analyze_rail](#)
[analyze_subcircuit](#)
[analyze_thermal](#)
[analyze_timing_correlation](#)
[annotate_trace](#)
[append](#)
[append_to_collection](#)
[apply](#)
[apply_clock_gate_latency](#)
[apply_power_model](#)
[apropos](#)
[array](#)
[as_collection](#)
[assign_3d_interchip_nets](#)
[assign_bump_objects](#)
[assign_feedthrough_supply](#)
[assign_redundant_bumps](#)
[assign_tsv](#)
[associate_checkpoint_action](#)
[associate_checkpoint_report](#)
[associate_mv_cells](#)
[associate_performance_via_ladder](#)
[associate_supply_set](#)
[attach_drc_error_data](#)
[attach_topology_nodes](#)
[audit_scripts](#)
[auto_partition_design](#)

B

[balance_clock_groups](#)
[bgerror](#)
[binary](#)
[break](#)

C

[capture_detailed_script_runtime](#)
[capture_qor_data](#)
[case](#)
[catch](#)
[cd](#)
[chan](#)
[change_abstract](#)
[change_link](#)
[change_names](#)
[change_pin_arrangement](#)
[change_reference](#)
[change_selection](#)
[change_view](#)
[characterize_block_pg](#)
[characterize_memory](#)
[characterize_topology_plans](#)
[check_3d_design](#)
[check_advanced_boundary_cells](#)
[check_alignment_marker](#)
[check_backside_navigation](#)
[check_boundary_cells](#)
[check_bufferability](#)
[check_bump_spacing](#)
[check_bump_terminals](#)
[check_busplan_constraints](#)
[check_clock_gate_library_cell_availability](#)
[check_clock_trees](#)
[check_consistency_settings](#)
[check_design](#)
[check_design_for_clock_trunk_planning](#)
[check_design_states](#)
[check_duplicates](#)
[check_empty_space](#)
[check_equivalent_power_domains](#)
[check_error](#)
[check_feedthroughs](#)
[check_finfet_grid](#)
[check_floorplan_rules](#)
[check_freeze_silicon](#)
[check_frontside_fibs](#)
[check_hier_design](#)
[check_host_options](#)

[check_io_placement](#)
[check_isolation_coverage](#)
[check_legality](#)
[check_legalizer_sanity](#)
[check_libcell_pin_access](#)
[check_license](#)
[check_lvs](#)
[check_macro_pin_access](#)
[check_mib_alignment](#)
[check_mib_for_pin_placement](#)
[check_multibit_library](#)
[check_mv_design](#)
[check_netlist](#)
[check_netlist_for_3d](#)
[check_objects_for_push_down](#)
[check_pg_connectivity](#)
[check_pg_drc](#)
[check_pg_elevation](#)
[check_pg_missing_vias](#)
[check_physical_constraints](#)
[check_pin_placement](#)
[check_placement_constraints](#)
[check_pre_pin_placement](#)
[check_pre_place_io](#)
[check_probes](#)
[check_pt_qor](#)
[check_rdl_routes](#)
[check_routability](#)
[check_routes](#)
[check_routing_corridors](#)
[check_rp_constraints](#)
[check_sadp_tracks](#)
[check_safety_intent](#)
[check_scan_chain](#)
[check_script](#)
[check_secondary_pg_placement_constraints](#)
[check_shapes](#)
[check_signal_elevation](#)
[check_stage_settings](#)
[check_starrc_in_design](#)
[check_supply_equivalence](#)
[check_targeted_boundary_cells](#)
[check_tcd_cells](#)
[check_timing](#)
[check_topology_plans](#)
[check_variants](#)
[check_vclp_design](#)
[class](#)
[classify_lib_cell_attributes](#)
[clock](#)
[clock_opt](#)
[clone_macro_group_packing](#)
[close](#)
[close_blocks](#)
[close_drc_error_data](#)
[close_ems_databases](#)
[close_fusion_thermal_result](#)
[close_lib](#)
[close_ml_db](#)
[close_rail_result](#)
[collection_to_list](#)
[collections](#)
[color_macro_pins](#)
[commit_blackbox_timing](#)
[commit_block](#)
[commit_dft_isolation](#)
[commit_hier_optimization](#)
[commit_pseudo_bumps](#)
[commit_pseudo_tsvs](#)
[commit_secondary_pg_placement_constraints](#)
[commit_upf](#)
[compare_app_options](#)
[compare_checksum](#)
[compare_collections](#)
[compare_design_io](#)
[compare_floorplans](#)
[compare_libraries](#)
[compare_qor_data](#)
[compare_supplies](#)
[compile](#)
[compile_advanced_boundary_cells](#)
[compile_boundary_cells](#)

[compile_fusion](#)
[compile_pg](#)
[compile_tap_boundary_wall_cells](#)
[compile_targeted_boundary_cells](#)
[compute_area](#)
[compute_budget_constraints](#)
[compute_clock_latency](#)
[compute_dff_connections](#)
[compute_infeasible_path_overrides](#)
[compute_polygons](#)
[concat](#)
[connect_freeze_silicon_tie_cells](#)
[connect_logic_net](#)
[connect_net](#)
[connect_pg_net](#)
[connect_pg_via_ladders](#)
[connect_pins](#)
[connect_power_switch](#)
[connect_supply_net](#)
[connect_topology_nodes](#)
[continue](#)
[convert_aocv_pocv](#)
[convert_bump_region_to_freeform](#)
[convert_bump_terminals](#)
[convert_shape_patterns_to_shapes](#)
[convert_shapes_to_shape_pattern](#)
[convert_via_matrixes_to_vias](#)
[convert_vias_to_via_matrix](#)
[copy](#)
[copy_block](#)
[copy_busplan](#)
[copy_collection](#)
[copy_floorplan](#)
[copy_lib](#)
[copy_module](#)
[copy_objects](#)
[copy_relative_placement](#)
[copy_to_layer](#)
[copy_useful_skew](#)
[coroutine](#)
[cputime](#)
[create_3d_mirror_bumps](#)
[create_3d_virtual_blocks](#)
[create_abstract](#)
[create_abut_rules](#)
[create_alignment_marker_cell](#)
[create_alignment_marker_rule](#)
[create_always_statement](#)
[create_anchor](#)
[create_annotation_shape](#)
[create_annotation_symbol](#)
[create_annotation_text](#)
[create_assignment_statement](#)
[create_backend_tcd_cells](#)
[create_backside_navigation](#)
[create_begin_statement](#)
[create_blackbox](#)
[create_blackbox_clock_network_delay](#)
[create_blackbox_constraint](#)
[create_blackbox_delay](#)
[create_blackbox_drive_type](#)
[create_blackbox_generated_clock](#)
[create_blackbox_load_type](#)
[create_block](#)
[create_block_cell](#)
[create_block_pin_constraint](#)
[create_bond_pad_array](#)
[create_bond_pad_def](#)
[create_bond_pad_reference](#)
[create_bound](#)
[create_bound_shape](#)
[create_boundary_cells](#)
[create_budget_busplan](#)
[create_buffer_trees](#)
[create_bump_array](#)
[create_bump_block](#)
[create_bump_cluster](#)
[create_bump_pattern](#)
[create_bump_region](#)
[create_bump_region_pattern](#)
[create_bundle](#)
[create_bundles_from_patterns](#)

[create_bus_routing_style](#)
[create_busplans](#)
[create_case_statement](#)
[create_cell](#)
[create_cell_array](#)
[create_cell_array_pattern](#)
[create_cell_bus](#)
[create_channel_congestion_map](#)
[create_check_design_strategy](#)
[create_checkpoint_action](#)
[create_checkpoint_report](#)
[create_clips](#)
[create_clock](#)
[create_clock_balance_group](#)
[create_clock_buffer](#)
[create_clock_drivers](#)
[create_clock_rp_groups](#)
[create_clock_skew_group](#)
[create_clock_straps](#)
[create_command_group](#)
[create_comments](#)
[create_context_for_sub_block](#)
[create_corner](#)
[create_curved_poly_rect](#)
[create_custom_shields](#)
[create_cut_metals](#)
[create_default_topology_plans](#)
[create_dense_tap_cells](#)
[create_density_rule](#)
[create_design_rule](#)
[create_dff_trace_filters](#)
[create_dft_netlist](#)
[create_die](#)
[create_die_block](#)
[create_differential_group](#)
[create_diodes](#)
[create_drc_error](#)
[create_drc_error_data](#)
[create_drc_error_shapes](#)
[create_drc_error_type](#)
[create_early_power_switch_cells](#)
[create_eco_bus_buffer_pattern](#)
[create_edit_group](#)
[create_ems_database](#)
[create_ems_message](#)
[create_ems_rule](#)
[create_environment](#)
[create_expression_statement](#)
[create_exterior_tap_walls](#)
[create_failsafe_fsm_group](#)
[create_failsafe_fsm_rule](#)
[create_feature_table](#)
[create_fill_cell](#)
[create_for_statement](#)
[create_foreach_statement](#)
[create_frame](#)
[create_freeze_silicon_leq_change_list](#)
[create_frontend_tcd_cells](#)
[create_frontside_fibs](#)
[create_function](#)
[create_gap_lib_cells](#)
[create_generated_clock](#)
[create_geo_mask](#)
[create_grid](#)
[create_group](#)
[create_group_repeater_guidance](#)
[create_hdl2upf_vct](#)
[create_icovl_cells](#)
[create_if_statement](#)
[create_interconnect_groups](#)
[create_interior_tap_walls](#)
[create_interposer_routeplan](#)
[create_io_break_cells](#)
[create_io_corner_cell](#)
[create_io_filler_cells](#)
[create_io_guide](#)
[create_io_ring](#)
[create_keepout_margin](#)
[create_layer](#)
[create_left_right_filler_cells](#)
[create_length_limit](#)
[create_lib](#)

[create_libset](#)
[create_logic_net](#)
[create_logic_port](#)
[create_macro_array](#)
[create_macro_groups](#)
[create_macro_relative_location_placement](#)
[create_manufacturing_shape](#)
[create_marker_layers](#)
[create_mask_constraint_routing_blockages](#)
[create_matching_type](#)
[create_material](#)
[create_metal_area](#)
[create_metal_area_hole](#)
[create_mim_capacitor_array](#)
[create_mim_layer_capacitors](#)
[create_mismatch_config](#)
[create_ml_db](#)
[create_ml_db_record](#)
[create_mimp_data](#)
[create_mode](#)
[create_module](#)
[create_multibit](#)
[create_multisource_clock_sink_group](#)
[create_mv_cells](#)
[create_net](#)
[create_net_bus](#)
[create_net_priority](#)
[create_net_shielding](#)
[create_new_function_lib_cells](#)
[create_package_statement](#)
[create_pad_rings](#)
[create_parameter_statement](#)
[create_pg_composite_pattern](#)
[create_pg_macro_conn_pattern](#)
[create_pg_macro_ring](#)
[create_pg_mesh_pattern](#)
[create_pg_ml_data](#)
[create_pg_pattern_shapes](#)
[create_pg_region](#)
[create_pg_ring_pattern](#)
[create_pg_special_pattern](#)
[create_pg_stapling_vias](#)
[create_pg_std_cell_conn_pattern](#)
[create_pg_strap](#)
[create_pg_vias](#)
[create_pg_wire_pattern](#)
[create_physical_constraint](#)
[create_pin](#)
[create_pin_blockage](#)
[create_pin_bus](#)
[create_pin_check_lib](#)
[create_pin_constraint](#)
[create_pin_guide](#)
[create_placement](#)
[create_placement_attraction](#)
[create_placement_blockage](#)
[create_poly_rect](#)
[create_port](#)
[create_port_bus](#)
[create_power_domain](#)
[create_power_state_group](#)
[create_power_switch](#)
[create_power_switch_array](#)
[create_power_switch_ring](#)
[create_pr_rule](#)
[create_probes](#)
[create_process_layer](#)
[create_pseudo_bump](#)
[create_pseudo_bumps_from_bumps](#)
[create_pseudo_tsv](#)
[create_pseudo_tsv_def](#)
[create_pst](#)
[create_purpose](#)
[create_python_venv](#)
[create_qor_snapshot](#)
[create_rail_scenario](#)
[create_rde](#)
[create_rdl_power_extension](#)
[create_rdl_routing_guides](#)
[create_rdl_shields](#)
[create_rdl_vias](#)
[create_repeat_statement](#)

[create_repeater_groups](#)
[create_repelling_group_bound_shapes](#)
[create_routing_blockage](#)
[create_routing_corridor](#)
[create_routing_corridor_shape](#)
[create_routing_guide](#)
[create_routing_rule](#)
[create_rp_group](#)
[create_ruler](#)
[create_sadp_track_rule](#)
[create_safety_control_group](#)
[create_safety_core_group](#)
[create_safety_core_group_shapes](#)
[create_safety_core_rule](#)
[create_safety_error_code_group](#)
[create_safety_error_code_rule](#)
[create_safety_peer_pin_group](#)
[create_safety_register_group](#)
[create_safety_register_rule](#)
[create_safety_tap_cells](#)
[create_scaled_lib_cell](#)
[create_scenario](#)
[create_secondary_pg_placement_constraints](#)
[create_shape](#)
[create_shape_pattern](#)
[create_shaping_blockage](#)
[create_shaping_channel](#)
[create_shaping_constraint](#)
[create_shields](#)
[create_site_array](#)
[create_site_def](#)
[create_site_row](#)
[create_stdcell_fillers](#)
[create_stub_chain](#)
[create_suggestion_libs](#)
[create_supernet](#)
[create_supply_net](#)
[create_supply_port](#)
[create_supply_set](#)
[create_tap_cells](#)
[create_tap_meshes](#)
[create_taps](#)
[create_targeted_boundary_cells](#)
[create_tech](#)
[create_terminal](#)
[create_terminals_for_pins](#)
[create_test_protocol](#)
[create_timing_view](#)
[create_topological_constraint](#)
[create_topology_connections](#)
[create_topology_edge](#)
[create_topology_group](#)
[create_topology_node](#)
[create_topology_plan](#)
[create_topology_repeater](#)
[create_track](#)
[create_track_pattern](#)
[create_trunk](#)
[create_trunk_pin_to_pin](#)
[create_trunk_pin_to_trunk](#)
[create_trunk_shared_track](#)
[create_trunk_topology](#)
[create_tsv_array](#)
[create_undo_marker](#)
[create_upf2hdl_vct](#)
[create_utilization_configuration](#)
[create_variable_statement](#)
[create_via](#)
[create_via_def](#)
[create_via_ladder](#)
[create_via_matrix](#)
[create_via_region](#)
[create_via_rule](#)
[create_virtual_connection](#)
[create_voltage_area](#)
[create_voltage_area_rule](#)
[create_voltage_area_shape](#)
[create_vtcell_fillers](#)
[create_while_statement](#)
[create_wire_matching](#)
[cross_probing_filter](#)
[current_block](#)

[current_corner](#)
[current_design](#)
[current_dft_partition](#)
[current_instance](#)
[current_lib](#)
[current_ml_db_record](#)
[current_mode](#)
[current_rail_result](#)
[current_scenario](#)
[current_test_mode](#)
[current_topology_group](#)
[current_topology_plan](#)
[cut_rows](#)

D

[date](#)
[dde](#)
[debug_script](#)
[decompose_shape_patterns](#)
[decompose_via_matrixes](#)
[define](#)
[define_antenna_accumulation_mode](#)
[define_antenna_area_rule](#)
[define_antenna_layer_ratio_scale](#)
[define_antenna_layer_rule](#)
[define_antenna_rule](#)
[define_derived_user_attribute](#)
[define_dft_design](#)
[define_dft_partition](#)
[define_hdl_library](#)
[define_lib_cell_family](#)
[define_lib_cell_family_rule](#)
[define_libcell_subset](#)
[define_modeless_antenna_rule](#)
[define_name_rules](#)
[define_power_model](#)
[define_proc_attributes](#)
[define_process](#)
[define_qor_data_panel](#)
[define_scaling_lib_group](#)
[define_test_mode](#)
[define_upf_isolation_rule](#)
[define_user_attribute](#)
[derive_3d_interface](#)
[derive_cell_snap_data](#)
[derive_clock_balance_constraints](#)
[derive_clock_balance_points](#)
[derive_clock_cell_references](#)
[derive_design_level_via_regions](#)
[derive_hier_antenna_property](#)
[derive_macro_relative_location](#)
[derive_mask_constraint](#)
[derive_metal_cut_routing_guides](#)
[derive_perimeter_constraint_objects](#)
[derive_pg_mask_constraint](#)
[derive_pin_access_routing_guides](#)
[derive_placement_blockages](#)
[derive_preferred_macro_locations](#)
[derive_programmable_spare_cell_mapping_rules](#)
[derive_route_connection](#)
[derive_secondary_pg_placement_constraints](#)
[derive_skew_group](#)
[derive_standard_cell_region_routing_guides](#)
[derive_tsv_placement_blockage](#)
[describe_state_transition](#)
[dft_drc](#)
[dict](#)
[disconnect_3d_bumps](#)
[disconnect_net](#)
[distribute_objects](#)
[drive_of](#)

E

[echo](#)
[eco_change_legal_reference](#)
[eco_netlist](#)
[eco_opt](#)
[eco_probes](#)
[eco_update_supply_net](#)
[edit_block](#)

[edit_ems_rule](#)
[edit_module](#)
[edit_via_matrix](#)
[elaborate](#)
[elevate_pg_nets](#)
[elevate_signals](#)
[enable_runtime_improvements](#)
[enable_wireopt_improvements](#)
[encoding](#)
[eof](#)
[error](#)
[error_info](#)
[estimate_delay](#)
[estimate_resistance](#)
[estimate_timing](#)
[estimate_topology_edges](#)
[estimate_topology_timing](#)
[eval](#)
[eval_checkpoint](#)
[eval_pg_ml_model](#)
[eval_with_undo](#)
[exec](#)
[exec_gds2rh](#)
[exit](#)
[expand_objects](#)
[expand_outline](#)
[explore_logic_hierarchy](#)
[explore_macro_placement](#)
[export_advanced_technology_rules](#)
[expr](#)
[extract_model](#)
[extract_svf](#)

F

[fblocked](#)
[fconfigure](#)
[fcopy](#)
[file](#)
[fileevent](#)
[filename](#)
[filter_collection](#)
[find_library_gaps](#)
[find_library_redundancies](#)
[find_objects](#)
[fix_floorplan_rules](#)
[fix_mv_design](#)
[fix_pg_missing_vias](#)
[fix_pg_wire](#)
[fix_placement_color_mask](#)
[fix_signal_em](#)
[flip_macro_group](#)
[flip_objects](#)
[flush](#)
[for](#)
[foreach](#)
[foreach_in_collection](#)
[format](#)

G

[generate_hot_spots](#)
[generate_mv_constraints](#)
[generate_mv_feedback](#)
[generate_net_pattern](#)
[generate_pg_script](#)
[generate_rm](#)
[generate_sadp_tracks](#)
[generate_upf_strategies](#)
[generate_via_ladder_template](#)
[generate_via_rules_for_performance](#)
[get_abstract_type](#)
[get_alignment_marker_rules](#)
[get_alternative_lib_cell](#)
[get_alternative_lib_cells](#)
[get_anchors](#)
[get_annotation_points](#)
[get_annotation_shapes](#)
[get_antenna_rule_names](#)
[get_app_option_value](#)
[get_app_options](#)
[get_app_var](#)

[get_attribute](#)
[get_blackbox_generated_clocks](#)
[get_block_objects](#)
[get_block_pin_constraints](#)
[get_block_power](#)
[get_blocks](#)
[get_bond_pad_defs](#)
[get_bound_shapes](#)
[get_bounds](#)
[get_budgets](#)
[get_bump_cluster_name](#)
[get_bump_cluster_objects](#)
[get_bump_region_patterns](#)
[get_bump_regions](#)
[get_bundles](#)
[get_busplans](#)
[get_case_statement_entries](#)
[get_cell](#)
[get_cell_array_patterns](#)
[get_cell_buses](#)
[get_cells](#)
[get_cells_of_scan_chain](#)
[get_checkpoint_data](#)
[get_clock_balance_groups](#)
[get_clock_gate_pins](#)
[get_clock_gates](#)
[get_clock_group_groups](#)
[get_clock_groups](#)
[get_clock_relationship](#)
[get_clock_skew_groups](#)
[get_clock_toggle_rate](#)
[get_clock_tree_pins](#)
[get_clocks](#)
[get_command_hooks](#)
[get_command_option_values](#)
[get_comments](#)
[get_connected_routing](#)
[get_constraint_groups](#)
[get_core_area](#)
[get_corners](#)
[get_cputime](#)
[get_cross_probing_info](#)
[get_current_checkpoint](#)
[get_current_ems_database](#)
[get_current_hook_command](#)
[get_current_mismatch_config](#)
[get_defined_attributes](#)
[get_defined_commands](#)
[get_density_rules](#)
[get_design_checks](#)
[get_design_rules](#)
[get_designs](#)
[get_dff_connections](#)
[get_dft_hierarchical_pins](#)
[get_domain_elements](#)
[get_drc_error_data](#)
[get_drc_error_types](#)
[get_drc_errors](#)
[get_early_data_check_records](#)
[get_early_power_switch_cells](#)
[get_eco_bus_buffer_patterns](#)
[get_edit_groups](#)
[get_edit_setting](#)
[get_editability](#)
[get_edrc_setting](#)
[get_ems_databases](#)
[get_ems_rules](#)
[get_equivalent_power_domains](#)
[get_essential_points](#)
[get_estimated_wirelength](#)
[get_exception_groups](#)
[get_exceptions](#)
[get_failsafe_fsm_groups](#)
[get_failsafe_fsm_rules](#)
[get_fill_cells](#)
[get_flat_cells](#)
[get_flat_nets](#)
[get_flat_pins](#)
[get_floorplan_rule_object](#)
[get_floorplan_rule_object_area](#)
[get_generated_clock](#)
[get_generated_clocks](#)

[get_geometry_result](#)
[get_grids](#)
[get_groups](#)
[get_gui_stroke_bindings](#)
[get_input_delays](#)
[get_instance_result](#)
[get_io_guides](#)
[get_io_rings](#)
[get_keepout_margins](#)
[get_label_switch_list](#)
[get_latch_loop_groups](#)
[get_layers](#)
[get_lib](#)
[get_lib_cell](#)
[get_lib_cell_families](#)
[get_lib_cell_lexical_attribute_values](#)
[get_lib_cells](#)
[get_lib_pin](#)
[get_lib_pins](#)
[get_lib_timing_arcs](#)
[get_libs](#)
[get_license](#)
[get_licenses](#)
[get_macro_group_packing_clone_candidates](#)
[get_manufacturing_shapes](#)
[get_matching_types](#)
[get_materials](#)
[get_mem](#)
[get_message_ids](#)
[get_message_info](#)
[get_metal_area_holes](#)
[get_metal_areas](#)
[get_mib_objects](#)
[get_mismatch_objects](#)
[get_mismatch_types](#)
[get_modes](#)
[get_modules](#)
[get_msg](#)
[get_multisource_clock_sink_groups](#)
[get_net](#)
[get_net_buses](#)
[get_net_estimation_rules](#)
[get_nets](#)
[get_nets_requiring_feedthroughs](#)
[get_new_lib_cell_function_input_count](#)
[get_new_lib_cell_function_string](#)
[get_new_lib_cell_function_weight](#)
[get_num_scan_chains](#)
[get_object_by_id](#)
[get_object_name](#)
[get_object_occurrences](#)
[get_objects_by_location](#)
[get_output_delays](#)
[get_overlap_blockages](#)
[get_parasitic_techs](#)
[get_path_group](#)
[get_path_groups](#)
[get_pg_regions](#)
[get_physical_constraints](#)
[get_pin](#)
[get_pin_blockages](#)
[get_pin_buses](#)
[get_pin_constraints](#)
[get_pin_guides](#)
[get_pins](#)
[get_placement_attractions](#)
[get_placement_blockages](#)
[get_placement_ir_drop_target](#)
[get_port](#)
[get_port_antenna_property](#)
[get_port_buses](#)
[get_ports](#)
[get_power_budget](#)
[get_power_clock_scaling](#)
[get_power_derate](#)
[get_power_domains](#)
[get_power_group](#)
[get_power_group_objects](#)
[get_power_strategies](#)
[get_power_switch_patterns](#)
[get_power_switch_resistance](#)
[get_power_taps](#)

[get_pr_rules](#)
[get_process_layers](#)
[get_pseudo_bumps](#)
[get_pseudo_tsv_defs](#)
[get_pseudo_tsvs](#)
[get_purposes](#)
[get_rail_probes](#)
[get_related_supply_nets](#)
[get_related_supply_set](#)
[get_repeater_group_info](#)
[get_repeater_paths_info](#)
[get_routes_between_objects](#)
[get_routing_blockages](#)
[get_routing_corridor_shapes](#)
[get_routing_corridors](#)
[get_routing_guides](#)
[get_routing_rules](#)
[get_rp_blockages](#)
[get_rp_group_objects](#)
[get_rp_groups](#)
[get_rulers](#)
[get_safety_core_groups](#)
[get_safety_core_rules](#)
[get_safety_error_code_groups](#)
[get_safety_error_code_rules](#)
[get_safety_register_groups](#)
[get_safety_register_rules](#)
[get_scan_cell_names](#)
[get_scan_cells_of_chain](#)
[get_scan_chain_collection](#)
[get_scan_chain_count](#)
[get_scan_chain_names](#)
[get_scan_chain_of_cell](#)
[get_scan_segments](#)
[get_scenarios](#)
[get_selection](#)
[get_shape_patterns](#)
[get_shapes](#)
[get_shaping_blockages](#)
[get_shaping_channels](#)
[get_shaping_constraints](#)
[get_site_arrays](#)
[get_site_defs](#)
[get_site_rows](#)
[get_snap_setting](#)
[get_statements](#)
[get_stub_chains](#)
[get_supernets](#)
[get_supply_net_probability](#)
[get_supply_nets](#)
[get_supply_ports](#)
[get_supply_sets](#)
[get_svf](#)
[get_switching_activity](#)
[get_taps](#)
[get_techs](#)
[get_terminals](#)
[get_timing_arcs](#)
[get_timing_paths](#)
[get_topological_constraints](#)
[get_topology_edges](#)
[get_topology_groups](#)
[get_topology_nodes](#)
[get_topology_plans](#)
[get_topology_repeaters](#)
[get_total_flop_count](#)
[get_trace_option](#)
[get_tracks](#)
[get_undo_info](#)
[get_unix_variable](#)
[get_upf_design_attribute](#)
[get_upf_port_attribute](#)
[get_user_units](#)
[get_utilization_configurations](#)
[get_via_defs](#)
[get_via_ladders](#)
[get_via_matrixes](#)
[get_via_regions](#)
[get_via_rules](#)
[get_vias](#)
[get_view_switch_list](#)
[get_virtual_connections](#)

[get_voltage_area_rules](#)
[get_voltage_area_shapes](#)
[get_voltage_areas](#)
[get_vsd](#)
[get_working_design_stack](#)
[get_working_ml_db_record](#)
[getenv](#)
[gets](#)
[glob](#)
[global](#)
[group_cells](#)
[group_path](#)
[gui_add_annotation](#)
[gui_add_missing_vias](#)
[gui_append_utable](#)
[gui_change_charts_model](#)
[gui_change_error_highlight](#)
[gui_change_highlight](#)
[gui_change_layer](#)
[gui_change_schematic](#)
[gui_change_selection_utable](#)
[gui_change_via_def](#)
[gui_change_via_size](#)
[gui_check_drc_errors](#)
[gui_clear_error_data_filter](#)
[gui_clear_selected_errors](#)
[gui_close_error_data](#)
[gui_close_utable](#)
[gui_close_window](#)
[gui_connect_charts_signal](#)
[gui_create_attrgroup](#)
[gui_create_block_diagram](#)
[gui_create_category_rule](#)
[gui_create_charts_arrow_annotation](#)
[gui_create_charts_ellipse_annotation](#)
[gui_create_charts_model](#)
[gui_create_charts_plot](#)
[gui_create_charts_point_annotation](#)
[gui_create_charts_polygon_annotation](#)
[gui_create_charts_polyline_annotation](#)
[gui_create_charts_rectangle_annotation](#)
[gui_create_charts_text_annotation](#)
[gui_create_clock_graph](#)
[gui_create_clock_histogram](#)
[gui_create_menu](#)
[gui_create_message_waiver](#)
[gui_create_pref_category](#)
[gui_create_pref_key](#)
[gui_create_schematic](#)
[gui_create_task](#)
[gui_create_task_item](#)
[gui_create_task_page](#)
[gui_create_tk_palette_type](#)
[gui_create_toolbar](#)
[gui_create_toolbar_item](#)
[gui_create_utable](#)
[gui_create_vm](#)
[gui_create_vm_objects](#)
[gui_create_vmbucket](#)
[gui_create_window](#)
[gui_create_window_toolbar_group](#)
[gui_create_window_toolbar_item](#)
[gui_create_window_toolbar_type](#)
[gui_define_charts_proc](#)
[gui_delete_attrgroup](#)
[gui_delete_menu](#)
[gui_delete_toolbar](#)
[gui_delete_toolbar_item](#)
[gui_delete_window_toolbar_item](#)
[gui_edit_vmbucket_contents](#)
[gui_error_browser](#)
[gui_estimate_topology_timing](#)
[gui_eval_command](#)
[gui_eval_task_command](#)
[gui_execute_menu_item](#)
[gui_exist_pref_category](#)
[gui_exist_pref_key](#)
[gui_exist_window](#)
[gui_explore_logic_hierarchy](#)
[gui_export_utable](#)
[gui_fill_utable](#)
[gui_foreach_utable_row](#)

[gui_get_annotations](#)
[gui_get_bucket_option](#)
[gui_get_bucket_option_list](#)
[gui_get_charts_data](#)
[gui_get_charts_property](#)
[gui_get_clock_tree](#)
[gui_get_color_value](#)
[gui_get_current_task](#)
[gui_get_current_task_item](#)
[gui_get_current_task_page](#)
[gui_get_current_window](#)
[gui_get_display_view](#)
[gui_get_error_browser_option](#)
[gui_get_error_data](#)
[gui_get_errors](#)
[gui_get_hierview_data](#)
[gui_get_highlight](#)
[gui_get_highlight_options](#)
[gui_get_layer_widths](#)
[gui_get_map](#)
[gui_get_map_list](#)
[gui_get_map_option](#)
[gui_get_map_option_list](#)
[gui_get_mapbucket](#)
[gui_get_menu_roots](#)
[gui_get_mouse_tool_option](#)
[gui_get_performance_log_option](#)
[gui_get_pref_categories](#)
[gui_get_pref_keys](#)
[gui_get_pref_value](#)
[gui_get_pref_value_type](#)
[gui_get_presets](#)
[gui_get_region](#)
[gui_get_setting](#)
[gui_get_task_list](#)
[gui_get_task_page](#)
[gui_get_toolbar_names](#)
[gui_get_utable](#)
[gui_get_vm](#)
[gui_get_vmbucket](#)
[gui_get_window_ids](#)
[gui_get_window_pref_categories](#)
[gui_get_window_pref_keys](#)
[gui_get_window_pref_value](#)
[gui_get_window_presets](#)
[gui_get_window_toolbar_items](#)
[gui_get_window_types](#)
[gui_group_charts_plots](#)
[gui_hide_palette](#)
[gui_hide_toolbar](#)
[gui_hide_window_toolbar](#)
[gui_highlight_nets_of_selected](#)
[gui_import_utable](#)
[gui_list_attrgroups](#)
[gui_list_category_rules](#)
[gui_list_vm](#)
[gui_load_area_net_connection_vm](#)
[gui_load_cell_density_mm](#)
[gui_load_cell_displacement_vm](#)
[gui_load_cell_slack_vm](#)
[gui_load_clock_trunk_planning](#)
[gui_load_hierarchy_vm](#)
[gui_load_imported_path_pins_vm](#)
[gui_load_path_analyzer_flylines](#)
[gui_load_pin_density_mm](#)
[gui_load_power_density_mm](#)
[gui_load_routing_guide_vm](#)
[gui_load_rp_group_net_connectivity_vm](#)
[gui_load_rp_vm](#)
[gui_load_scan_chain_vm](#)
[gui_load_voltage_area_vm](#)
[gui_log_performance](#)
[gui_merge_utable](#)
[gui_mouse_tool](#)
[gui_open_error_data](#)
[gui_open_utable](#)
[gui_overlay_layout](#)
[gui_place_charts_plots](#)
[gui_plot_lib_cells_attributes](#)
[gui_plot_timing_arcs_attributes](#)
[gui_query_objects](#)
[gui_read_timing_paths](#)

[gui_read_user_map](#)
[gui_remove_all_annotations](#)
[gui_remove_all_rulers](#)
[gui_remove_annotations](#)
[gui_remove_category_rules](#)
[gui_remove_charts_annotation](#)
[gui_remove_charts_model](#)
[gui_remove_charts_plot](#)
[gui_remove_message_waivers](#)
[gui_remove_pref_key](#)
[gui_remove_ruler](#)
[gui_remove_user_map](#)
[gui_remove_vm](#)
[gui_remove_vmbucket](#)
[gui_report_errors](#)
[gui_report_hotkeys](#)
[gui_report_map](#)
[gui_report_performance](#)
[gui_report_proc_arg_type_names](#)
[gui_report_task](#)
[gui_schematic_add_logic](#)
[gui_schematic_remove_logic](#)
[gui_scroll](#)
[gui_select_anchor_objects_of_selected](#)
[gui_select_anchors_of_selected](#)
[gui_select_annotation_points_of_selected](#)
[gui_select_annotation_shapes_of_selected](#)
[gui_select_block_pin_constraints_of_selected](#)
[gui_select_bounds_of_selected](#)
[gui_select_bump_patterns_of_selected](#)
[gui_select_bump_regions_of_selected](#)
[gui_select_bundles_of_selected](#)
[gui_select_by_name](#)
[gui_select_cell_buses_of_selected](#)
[gui_select_cells_of_selected](#)
[gui_select_connected_net_shapes](#)
[gui_select_connected_rdl_net_shapes](#)
[gui_select_connected_topology_of_selected](#)
[gui_select_connections_of_selected](#)
[gui_select_constraint_groups_of_selected](#)
[gui_select_dependent_objects_of_selected](#)
[gui_select_failsafe_fsm_groups_of_selected](#)
[gui_select_failsafe_fsm_rules_of_selected](#)
[gui_select_flops_of_selected](#)
[gui_select_input_connections_of_selected](#)
[gui_select_macros_of_selected](#)
[gui_select_manufacturing_shapes_of_selected](#)
[gui_select_matching_types_of_selected](#)
[gui_select_materials_of_selected](#)
[gui_select_metal_area_holes_of_selected](#)
[gui_select_metal_areas_of_selected](#)
[gui_select_mib_cells_of_selected](#)
[gui_select_mib_connections_of_selected](#)
[gui_select_mib_topology_instances_of_selected](#)
[gui_select_modules_of_selected](#)
[gui_select_net_buses_of_selected](#)
[gui_select_net_routing_of_selected](#)
[gui_select_net_shapes_of_selected](#)
[gui_select_net_vias_of_selected](#)
[gui_select_nets_of_selected](#)
[gui_select_objects_of_selected_edit_group](#)
[gui_select_output_connections_of_selected](#)
[gui_select_pin_buses_of_selected](#)
[gui_select_pin_constraints_of_selected](#)
[gui_select_placement_attraction_of_selected](#)
[gui_select_port_buses_of_selected](#)
[gui_select_ports_of_selected_power_supply_nets](#)
[gui_select_power_domains_of_selected](#)
[gui_select_primary_power_supply_nets_of_selected](#)
[gui_select_process_layers_of_selected](#)
[gui_select_pseudo_bumps_column_of_selected](#)
[gui_select_pseudo_bumps_of_selected](#)
[gui_select_pseudo_bumps_row_of_selected](#)
[gui_select_pseudo_tsv_defs_of_selected](#)
[gui_select_pseudo_tsvs_column_of_selected](#)
[gui_select_pseudo_tsvs_of_selected](#)
[gui_select_pseudo_tsvs_row_of_selected](#)
[gui_select_repeater_cells_of_selected](#)
[gui_select_routing_corridors_of_selected](#)
[gui_select_rp_blockages_of_selected](#)
[gui_select_rp_groups_of_selected](#)
[gui_select_rtl_statements_of_selected](#)

[gui_select_safety_core_groups_of_selected](#)
[gui_select_safety_core_rules_of_selected](#)
[gui_select_safety_error_code_groups_of_selected](#)
[gui_select_safety_error_code_rules_of_selected](#)
[gui_select_safety_register_groups_of_selected](#)
[gui_select_safety_register_rules_of_selected](#)
[gui_select_sequential_cells_of_selected](#)
[gui_select_shapes_of_selected](#)
[gui_select_shield_routing_of_selected](#)
[gui_select_shielded_nets_of_selected](#)
[gui_select_site_arrays_of_selected](#)
[gui_select_site_rows_of_selected](#)
[gui_select_supernets_of_selected](#)
[gui_select_tap_cells_of_selected](#)
[gui_select_terminals_of_selected](#)
[gui_select_topology_begin_nodes_of_selected](#)
[gui_select_topology_edges_of_selected](#)
[gui_select_topology_end_nodes_of_selected](#)
[gui_select_topology_nodes_of_selected](#)
[gui_select_topology_plans_of_selected](#)
[gui_select_topology_repeater_of_selected](#)
[gui_select_tracks_of_selected](#)
[gui_select_via_ladders_of_selected](#)
[gui_select_vmbucket](#)
[gui_select_voltage_areas_of_selected](#)
[gui_select_voting_logics_of_selected](#)
[gui_selection_stack](#)
[gui_set_active_window](#)
[gui_set_bucket_option](#)
[gui_set_charts_data](#)
[gui_set_charts_property](#)
[gui_set_current_errors](#)
[gui_set_current_task](#)
[gui_set_display_view](#)
[gui_set_error_browser_option](#)
[gui_set_error_data_filter](#)
[gui_set_error_status](#)
[gui_set_focus_nets](#)
[gui_set_hierview_data](#)
[gui_set_highlight_options](#)
[gui_set_hotkey](#)
[gui_set_layer_widths](#)
[gui_set_layout_layer_visibility](#)
[gui_set_layout_user_command](#)
[gui_set_map_option](#)
[gui_set_mouse_tool_option](#)
[gui_set_performance_log_option](#)
[gui_set_pref_value](#)
[gui_set_preset](#)
[gui_set_region](#)
[gui_set_select_menu_adds_to_selection](#)
[gui_set_selected_errors](#)
[gui_set_setting](#)
[gui_set_task_list](#)
[gui_set_utable](#)
[gui_set_utable_meta](#)
[gui_set_utable_values](#)
[gui_set_vm](#)
[gui_set_vmbucket](#)
[gui_set_window_pref_key](#)
[gui_set_window_preset](#)
[gui_show_command_form](#)
[gui_show_connectivity](#)
[gui_show_file_in_editor](#)
[gui_show_man_page](#)
[gui_show_map](#)
[gui_show_palette](#)
[gui_show_rtl_source_file_line](#)
[gui_show_source_file](#)
[gui_show_task_assistant](#)
[gui_show_timing_paths](#)
[gui_show_toolbar](#)
[gui_show_url_in_browser](#)
[gui_show_utable](#)
[gui_show_window](#)
[gui_show_window_toolbar](#)
[gui_start](#)
[gui_stop](#)
[gui_trim_dangling_wires](#)
[gui_update_attrgroup](#)
[gui_update_pref_file](#)
[gui_update_vm](#)

[gui_update_vm_annotations](#)
[gui_view_port_history](#)
[gui_write_annotations](#)
[gui_write_cell_location](#)
[gui_write_charts_data](#)
[gui_write_charts_image](#)
[gui_write_hierarchy_colors](#)
[gui_write_timing_paths](#)
[gui_write_user_map](#)
[gui_write_utable](#)
[gui_write_window_image](#)
[gui_zoom](#)
[gui_zoom_all_layouts_to_current_view](#)
[gui_zoom_to_selected_errors](#)

H

[help](#)
[help_app_options](#)
[help_attributes](#)
[hier_route_eco](#)
[history](#)
[http](#)
[hyper_route_opt](#)

I

[identify_channels](#)
[identify_lib_cell_families](#)
[identify_multibit](#)
[identify_on_edge_macros](#)
[if](#)
[implement_topology_repeater](#)
[incr](#)
[index_collection](#)
[infer_supply_from_pg_net](#)
[infer_switching_activity](#)
[info](#)
[init_hier_optimization](#)
[initialize_floorplan](#)
[insert_buffer](#)
[insert_dft](#)
[insert_power_tap_cells](#)
[insert_redundant_trees](#)
[insert_safety_core_boundary_protection](#)
[insert_topology_repeater_connections](#)
[insert_via_ladders](#)
[interp](#)
[is_false](#)
[is_true](#)

J

[join](#)

K

L

[lappend](#)
[lassign](#)
[lc_sh](#)
[legalize_placement](#)
[legalize_rp_groups](#)
[library](#)
[index](#)
[link_block](#)
[linsert](#)
[list](#)
[list_attributes](#)
[list_blocks](#)
[list_commands](#)
[list_dont_touch_types](#)
[list_licenses](#)
[list_size_only_types](#)
[list_test_models](#)
[list_test_modes](#)
[length](#)
[lmap](#)
[lminus](#)
[load](#)
[load_block_constraints](#)
[load_busplans](#)

[load_metal_pattern_density](#)
[load_of](#)
[load_ssf](#)
[load_upf](#)
[log_trace](#)
[lrange](#)
[lrepeat](#)
[lreplace](#)
[lreverse](#)
[ls](#)
[lsearch](#)
[lset](#)
[lsort](#)

M

[magnet_placement](#)
[man](#)
[map_freeze_silicon](#)
[map_isolation_cell](#)
[map_level_shifter_cell](#)
[map_power_switch](#)
[map_retention_cell](#)
[map_retention_clamp_cell](#)
[mark_clock_trees](#)
[mark_failsafe_fsm](#)
[mark_safety_core](#)
[mark_safety_error_code](#)
[mark_safety_register](#)
[mathfunc](#)
[mathop](#)
[mem](#)
[memory](#)
[merge_abstract](#)
[merge_clips](#)
[merge_clock_gates](#)
[merge_objects](#)
[merge_pg_mesh](#)
[merge_stream](#)
[merge_topology_plans](#)
[modify_busplan](#)
[modify_die_area](#)
[modify_rp_groups](#)
[move_block](#)
[move_block_origin](#)
[move_lib](#)
[move_objects](#)
[msgcat](#)
[my](#)

N

[name_format](#)
[namespace](#)
[next](#)

O

[object](#)
[open](#)
[open_attachment](#)
[open_block](#)
[open_drc_error_data](#)
[open_ems_database](#)
[open_fusion_thermal_result](#)
[open_lib](#)
[open_ml_db](#)
[open_rail_result](#)
[optimize_dft](#)
[optimize_rdl_routes](#)
[optimize_routability](#)
[optimize_routes](#)
[optimize_topology_plans](#)

P

[pack_macro_group](#)
[package](#)
[packagens](#)
[parallel_execute](#)
[parse_proc_arguments](#)
[partition_block](#)
[pid](#)

[pkgMkIndex](#)
[place_eco_cells](#)
[place_freeze_silicon](#)
[place_group_repeaters](#)
[place_io](#)
[place_macro_mf](#)
[place_opt](#)
[place_pins](#)
[platform](#)
[platform_shell](#)
[pop_up_objects](#)
[pre_extract](#)
[prefix](#)
[preplace_group_repeaters](#)
[preview](#)
[preview_dft](#)
[print_message_info](#)
[print_proc_new_vars](#)
[print_suppressed_messages](#)
[printenv](#)
[printvar](#)
[proc](#)
[proc_args](#)
[proc_body](#)
[promote_clock_data](#)
[propagate_3d_connections](#)
[propagate_3d_matching_types](#)
[propagate_pin_mask_constraint](#)
[propagate_pin_mask_to_via_metal](#)
[propagate_switching_activity](#)
[propagate_topology_plans](#)
[push_down_clock_trunks](#)
[push_down_objects](#)
[push_rdl_routes](#)
[puts](#)
[pwd](#)
[py_eval](#)

Q

[query_cell_instances](#)
[query_cell_mapped](#)
[query_map_power_switch](#)
[query_net_ports](#)
[query_objects](#)
[query_pg_extension](#)
[query_port_net](#)
[query_port_state](#)
[query_power_switch](#)
[query_pst](#)
[query_pst_state](#)
[query_qor_snapshot](#)
[quit](#)
[quit!](#)

R

[re_syntax](#)
[read](#)
[read_3dblox](#)
[read_aif](#)
[read_app_options](#)
[read_block_connection_file](#)
[read_cell_expansion](#)
[read_def](#)
[read_design_io](#)
[read_dff_connections](#)
[read_drc_error_file](#)
[read_feature_tables](#)
[read_fill_from_stream](#)
[read_ivm](#)
[read_lib_package](#)
[read_name_map](#)
[read_net_estimation_rules](#)
[read_ocvm](#)
[read_optimization_history](#)
[read_parasitic_tech](#)
[read_parasitics](#)
[read_physical_rules](#)
[read_pin_constraints](#)
[read_power_profile](#)
[read_rde](#)

[read_saif](#)
[read_sdc](#)
[read_signal_em_constraints](#)
[read_tech_file](#)
[read_tech_lef](#)
[read_test_model](#)
[read_test_protocol](#)
[read_verilog](#)
[read_verilog_outline](#)
[read_virtual_pad_file](#)
[rebind_block](#)
[reconnect_fishbone_style_power_switch](#)
[record_layout_editing](#)
[record_signoff_eco_changes](#)
[recover_auto_save](#)
[recover_rp_placement](#)
[recycle_programmable_spare_cells](#)
[redirect](#)
[redo](#)
[refchan](#)
[refine_placement](#)
[refine_topology_plans](#)
[refresh_performance_via_ladder_constraints](#)
[refresh_via_ladders](#)
[regex](#)
[registry](#)
[regsub](#)
[remove_3d_virtual_blocks](#)
[remove_abstract](#)
[remove_alignment_marker_rules](#)
[remove_anchors](#)
[remove_annotated_check](#)
[remove_annotated_delay](#)
[remove_annotated_power](#)
[remove_annotated_transition](#)
[remove_annotation_shapes](#)
[remove_antenna_rules](#)
[remove_array_from_macro_group](#)
[remove_attachments](#)
[remove_attributes](#)
[remove_auto_save](#)
[remove_blackbox_timing](#)
[remove_block_pin_constraints](#)
[remove_blocks](#)
[remove_bond_pad_defs](#)
[remove_bound_shapes](#)
[remove_boundary_cell_rules](#)
[remove_boundary_optimization](#)
[remove_bounds](#)
[remove_buffer](#)
[remove_buffer_trees](#)
[remove_buffers](#)
[remove_bump_clusters](#)
[remove_bump_region_patterns](#)
[remove_bump_regions](#)
[remove_bundle_pin_constraints](#)
[remove_bundles](#)
[remove_busplans](#)
[remove_case_analysis](#)
[remove_cell](#)
[remove_cell_array_patterns](#)
[remove_cell_buses](#)
[remove_cells](#)
[remove_checkpoint_actions](#)
[remove_checkpoint_reports](#)
[remove_clock](#)
[remove_clock_balance_groups](#)
[remove_clock_balance_points](#)
[remove_clock_cell_spacings](#)
[remove_clock_drivers](#)
[remove_clock_exclusivity](#)
[remove_clock_gating_check](#)
[remove_clock_groups](#)
[remove_clock_jitter](#)
[remove_clock_latency](#)
[remove_clock_routing_rules](#)
[remove_clock_sense](#)
[remove_clock_skew_groups](#)
[remove_clock_transition](#)
[remove_clock_tree_options](#)
[remove_clock_tree_reference_subset](#)
[remove_clock_trees](#)

[remove_clock_trunk_endpoints](#)
[remove_clock_uncertainty](#)
[remove_clocks](#)
[remove_colors](#)
[remove_command_hook](#)
[remove_comments](#)
[remove_constraint_groups](#)
[remove_corners](#)
[remove_ctp_constraints](#)
[remove_custom_shields](#)
[remove_cut_metals](#)
[remove_data_check](#)
[remove_density_rules](#)
[remove_design_rules](#)
[remove_dff_connection_files](#)
[remove_dff_trace_filters](#)
[remove_dft_location](#)
[remove_dft_partition](#)
[remove_dft_signal](#)
[remove_disable_clock_gating_check](#)
[remove_disable_timing](#)
[remove_drc_error_data](#)
[remove_drc_error_types](#)
[remove_drc_errors](#)
[remove_drive_resistance](#)
[remove_driving_cell](#)
[remove_duplicate_timing_contexts](#)
[remove_early_data_check_records](#)
[remove_eco_bus_buffer_patterns](#)
[remove_eco_repeater](#)
[remove_edit_groups](#)
[remove_ems_rules](#)
[remove_environment](#)
[remove_failsafe_fsm_groups](#)
[remove_failsafe_fsm_rules](#)
[remove_feasibility_constraints](#)
[remove_feature_tables](#)
[remove_feedthroughs](#)
[remove_fill_cells](#)
[remove_floorplan_rules](#)
[remove_from_bound](#)
[remove_from_bundle](#)
[remove_from_collection](#)
[remove_from_edit_group](#)
[remove_from_group](#)
[remove_from_io_guide](#)
[remove_from_io_ring](#)
[remove_from_matching_type](#)
[remove_from_multisource_clock_sink_group](#)
[remove_from_net](#)
[remove_from_net_bus](#)
[remove_from_pin_blockage](#)
[remove_from_pin_guide](#)
[remove_from_placement_attraction](#)
[remove_from_port_bus](#)
[remove_from_routing_corridor](#)
[remove_from_rp_group](#)
[remove_generated_clock](#)
[remove_generated_clocks](#)
[remove_grids](#)
[remove_groups](#)
[remove_host_options](#)
[remove_hot_spots](#)
[remove_ideal_latency](#)
[remove_ideal_network](#)
[remove_ideal_transition](#)
[remove_ignored_layers](#)
[remove_implement_topology_repeater](#)
[remove_individual_pin_constraints](#)
[remove_input_delay](#)
[remove_io_filler_cells](#)
[remove_io_guides](#)
[remove_io_rings](#)
[remove_ivm](#)
[remove_keepout_margins](#)
[remove_layer_map_file](#)
[remove_layers](#)
[remove_lib_cell_family](#)
[remove_lib_cell_family_rule](#)
[remove_lib_cell_naming_keywords](#)
[remove_lib_cells_from_family](#)
[remove_libcell_subset](#)

[remove_library_gaps](#)
[remove_library_redundancies](#)
[remove_libset](#)
[remove_license](#)
[remove_licenses](#)
[remove_macro_constraints](#)
[remove_macro_groups](#)
[remove_macro_relative_location](#)
[remove_macros_from_group](#)
[remove_manufacturing_shapes](#)
[remove_matching_types](#)
[remove_materials](#)
[remove_max_capacitance](#)
[remove_max_fanout](#)
[remove_max_lvth_percentages](#)
[remove_max_time_borrow](#)
[remove_max_transition](#)
[remove_metal_area_holes](#)
[remove_metal_areas](#)
[remove_min_capacitance](#)
[remove_min_pulse_width](#)
[remove_missing_via_check_options](#)
[remove_ml_db](#)
[remove_ml_db_record](#)
[remove_modeless_antenna_rules](#)
[remove_modes](#)
[remove_modules](#)
[remove_multibit_options](#)
[remove_multisource_clock_sink_groups](#)
[remove_multisource_clock_subtree_constraints](#)
[remove_multisource_clock_subtree_options](#)
[remove_multisource_clock_tap_options](#)
[remove_multisource_global_clock_trees](#)
[remove_net](#)
[remove_net_buses](#)
[remove_net_estimation_rules](#)
[remove_net_weight_effort](#)
[remove_nets](#)
[remove_new_lib_cell_functions](#)
[remove_noise_margin](#)
[remove_objects](#)
[remove_ocvm](#)
[remove_output_delay](#)
[remove_path_group](#)
[remove_path_groups](#)
[remove_path_margin](#)
[remove_pg_mask_constraints](#)
[remove_pg_patterns](#)
[remove_pg_regions](#)
[remove_pg_strategies](#)
[remove_pg_strategy_via_rules](#)
[remove_pg_via_master_rules](#)
[remove_physical_constraints](#)
[remove_physical_objects](#)
[remove_physical_rules](#)
[remove_pin_blockages](#)
[remove_pin_buses](#)
[remove_pin_constraints](#)
[remove_pin_guides](#)
[remove_pin_name_synonym](#)
[remove_pins](#)
[remove_pins_from_virtual_connection](#)
[remove_placement_attractions](#)
[remove_placement_blockages](#)
[remove_placement_spacing_rules](#)
[remove_pop_up_object_options](#)
[remove_port_buses](#)
[remove_ports](#)
[remove_post_route_filler](#)
[remove_power_io_constraints](#)
[remove_power_profiles](#)
[remove_power_taps](#)
[remove_pr_rules](#)
[remove_process_layers](#)
[remove_programmable_spare_cell_mapping_rule](#)
[remove_propagated_clock](#)
[remove_propagated_clocks](#)
[remove_psc_spare_cell_history](#)
[remove_pseudo_bumps](#)
[remove_pseudo_tsv_defs](#)
[remove_pseudo_tsvs](#)
[remove_purposes](#)

[remove_push_down_object_options](#)
[remove_qor_snapshot](#)
[remove_rail_scenario](#)
[remove_redundant_shapes](#)
[remove_reference_only_related_supply](#)
[remove_regular_multisource_clock_tree_options](#)
[remove_repeater_group_constraints](#)
[remove_repeater_groups](#)
[remove_repeater_paths_info](#)
[remove_reverse_index_max_transition](#)
[remove_route_aware_estimation](#)
[remove_routes](#)
[remove_routing_blockages](#)
[remove_routing_corridor_shapes](#)
[remove_routing_corridors](#)
[remove_routing_guides](#)
[remove_routing_rules](#)
[remove_rp_group_options](#)
[remove_rp_groups](#)
[remove_rulers](#)
[remove_sadp_track_rule](#)
[remove_safety_control_group](#)
[remove_safety_core_groups](#)
[remove_safety_core_rules](#)
[remove_safety_error_code_groups](#)
[remove_safety_error_code_rules](#)
[remove_safety_logic_port_map](#)
[remove_safety_peer_pin_groups](#)
[remove_safety_register_groups](#)
[remove_safety_register_rules](#)
[remove_scaling_lib_group](#)
[remove_scan_def](#)
[remove_scan_skew_group](#)
[remove_scenarios](#)
[remove_sdc](#)
[remove_secondary_pg_placement_constraints](#)
[remove_sense](#)
[remove_shape_patterns](#)
[remove_shapes](#)
[remove_shaping_blockages](#)
[remove_shaping_channels](#)
[remove_shaping_constraints](#)
[remove_shield_association](#)
[remove_si_delay_analysis](#)
[remove_signal_io_constraints](#)
[remove_site_arrays](#)
[remove_site_defs](#)
[remove_site_rows](#)
[remove_skew_macros](#)
[remove_spf_constraint](#)
[remove_statements](#)
[remove_stdcell_fillers_with_violation](#)
[remove_stub_chains](#)
[remove_supernet_exceptions](#)
[remove_supernets](#)
[remove_switch_place_holder_cells](#)
[remove_tap_boundary_wall_cell_rules](#)
[remove_taps](#)
[remove_target_library_subset](#)
[remove_tech](#)
[remove_terminals](#)
[remove_test_model](#)
[remove_test_point_element](#)
[remove_test_protocol](#)
[remove_tie_cells](#)
[remove_timing_paths_disabled_blocks](#)
[remove_topological_constraints](#)
[remove_topology_edges](#)
[remove_topology_groups](#)
[remove_topology_nodes](#)
[remove_topology_plans](#)
[remove_topology_repeater](#)
[remove_topology_routing](#)
[remove_track_constraint](#)
[remove_tracks](#)
[remove_utilization_configurations](#)
[remove_verification_priority](#)
[remove_via_defs](#)
[remove_via_ladder_constraints](#)
[remove_via_ladder_rules](#)
[remove_via_ladders](#)
[remove_via_mappings](#)

[remove_via_matrixes](#)
[remove_via_regions](#)
[remove_via_rules](#)
[remove_vias](#)
[remove_virtual_connections](#)
[remove_virtual_pads](#)
[remove_voltage_area_rules](#)
[remove_voltage_area_shapes](#)
[remove_voltage_areas](#)
[rename](#)
[rename_block](#)
[rename_module](#)
[reopen_block](#)
[reparent_cells](#)
[replace_clock_gates](#)
[replace_fillers_by_rules](#)
[report_3d_channels](#)
[report_3d_chip_placement](#)
[report_3d_si](#)
[report_abstract_inclusion_reason](#)
[report_abstracts](#)
[report_access_control_configuration](#)
[report_active_clips](#)
[report_activity](#)
[report_activity_statistics](#)
[report_alignment_marker_rules](#)
[report_annotated_check](#)
[report_annotated_delay](#)
[report_annotated_power](#)
[report_annotated_transition](#)
[report_antenna_rules](#)
[report_app_options](#)
[report_app_var](#)
[report_area](#)
[report_async_gated_registers](#)
[report_attachments](#)
[report_attribute](#)
[report_attributes](#)
[report_auto_floorplan_constraints](#)
[report_auto_partition_constraints](#)
[report_auto_save](#)
[report_autofix_configuration](#)
[report_autoungroup_options](#)
[report_background_jobs](#)
[report_block_pin_constraints](#)
[report_block_shaping](#)
[report_block_to_top_map](#)
[report_boundary_cell_rules](#)
[report_boundary_optimization](#)
[report_bounds](#)
[report_budget](#)
[report_buffer_trees](#)
[report_bundle_pin_constraints](#)
[report_bundles](#)
[report_busplan_constraints](#)
[report_busplans](#)
[report_case_analysis](#)
[report_ccd_timing](#)
[report_cell](#)
[report_cell_array_patterns](#)
[report_cell_buses](#)
[report_cell_em](#)
[report_cell_em_profiles](#)
[report_cell_feasible_space](#)
[report_cell_modes](#)
[report_cell_pin_access](#)
[report_cell_robustness](#)
[report_cells](#)
[report_check_design_strategy](#)
[report_checkpoint_options](#)
[report_clock](#)
[report_clock_balance_groups](#)
[report_clock_balance_points](#)
[report_clock_cell_spacings](#)
[report_clock_gate_latency](#)
[report_clock_gating](#)
[report_clock_gating_check](#)
[report_clock_gating_checks](#)
[report_clock_gating_efficiency](#)
[report_clock_gating_enable_condition](#)
[report_clock_gating_objects](#)
[report_clock_gating_options](#)

[report_clock_gating_tree_options](#)
[report_clock_jitter](#)
[report_clock_power](#)
[report_clock_qor](#)
[report_clock_routing_rules](#)
[report_clock_settings](#)
[report_clock_skew_groups](#)
[report_clock_timing](#)
[report_clock_tree_options](#)
[report_clock_tree_reference_subset](#)
[report_clock_trunk_endpoints](#)
[report_clock_trunk_qor](#)
[report_clocks](#)
[report_collection](#)
[report_comments](#)
[report_congestion](#)
[report_constant_registers](#)
[report_constraint](#)
[report_constraint_groups](#)
[report_constraint_mapping_file](#)
[report_constraints](#)
[report_corners](#)
[report_cross_probing](#)
[report_cross_probing_files](#)
[report_crpr](#)
[report_ctp_constraints](#)
[report_datapath_architecture_options](#)
[report_datapath_gating_options](#)
[report_delay_calculation](#)
[report_density_gradient_options](#)
[report_design](#)
[report_design_mismatch](#)
[report_design_rules](#)
[report_device_constraint](#)
[report_device_group](#)
[report_dff_connections](#)
[report_dft](#)
[report_dft_clock_controller](#)
[report_dft_clock_gating_configuration](#)
[report_dft_clock_gating_pin](#)
[report_dft_configuration](#)
[report_dft_drc_configuration](#)
[report_dft_drc_violations](#)
[report_dft_insertion_configuration](#)
[report_dft_isolation](#)
[report_dft_location](#)
[report_dft_signal](#)
[report_disable_tie_insert](#)
[report_disable_timing](#)
[report_dont_touch](#)
[report_dp_strategy](#)
[report_drc_errors](#)
[report_early_data_checks](#)
[report_eco_bus_buffer_patterns](#)
[report_eco_physical_changes](#)
[report_eco_placement_net_weight](#)
[report_edit_groups](#)
[report_editability](#)
[report_ems_database](#)
[report_ems_rules](#)
[report_environments](#)
[report_essential_points](#)
[report_estimated_clock_latency](#)
[report_exceptions](#)
[report_extract_model_options](#)
[report_extraction_options](#)
[report_failsafe_fsm_groups](#)
[report_failsafe_fsm_rules](#)
[report_fanin_sequential_clock_gating_objects](#)
[report_fanin_sequential_clock_gating_options](#)
[report_feedthroughs](#)
[report_first_track_line](#)
[report_floorplan_rules](#)
[report_frame_properties](#)
[report_freeze_ports](#)
[report_fsm](#)
[report_global_timing](#)
[report_grids](#)
[report_groups](#)
[report_gui_stroke_bindings](#)
[report_gui_stroke_builtins](#)
[report_hdl_libraries](#)

[report_hier_check_description](#)
[report_hierarchy](#)
[report_hierarchy_options](#)
[report_host_options](#)
[report_hot_spots](#)
[report_ideal_network](#)
[report_ieee_1500_configuration](#)
[report_ignored_layers](#)
[report_incomplete_upf](#)
[report_indesign_primepower_options](#)
[report_individual_pin_constraints](#)
[report_io_guides](#)
[report_io_rings](#)
[report_isolate_ports](#)
[report_ivm](#)
[report_keepout_margins](#)
[report_latch_loop_groups](#)
[report_lc_status](#)
[report_leakage_weight](#)
[report_lexical_ignored_lib_cells](#)
[report_lexical_unclassified_lib_cells](#)
[report_lib](#)
[report_lib_cell_classification_attributes](#)
[report_lib_cell_families](#)
[report_lib_cell_family_assignments](#)
[report_lib_cell_family_rules](#)
[report_lib_cell_naming_convention](#)
[report_lib_cell_naming_keywords](#)
[report_lib_cells](#)
[report_lib_groups](#)
[report_lib_pins](#)
[report_lib_timing_arcs](#)
[report_libcell_subset](#)
[report_library_analysis](#)
[report_libset](#)
[report_logic_levels](#)
[report_logic_lock_configuration](#)
[report_macro_constraints](#)
[report_macro_relative_location](#)
[report_manufacturing_shapes](#)
[report_matching_types](#)
[report_metal_area_holes](#)
[report_metal_areas](#)
[report_mibs](#)
[report_mim_capacitor](#)
[report_min_period](#)
[report_min_pulse_width](#)
[report_mismatch_configs](#)
[report_missing_via_check_options](#)
[report_modeless_antenna_rules](#)
[report_modes](#)
[report_module_connectivity_congestion](#)
[report_msg](#)
[report_multi_input_switching_coefficient](#)
[report_multi_vth_constraint](#)
[report_multibit](#)
[report_multisource_clock_sink_groups](#)
[report_multisource_clock_subtree_constraints](#)
[report_multisource_clock_subtree_options](#)
[report_multisource_clock_tap_options](#)
[report_multistage_timing](#)
[report_mv_cells](#)
[report_mv_design](#)
[report_mv_lib_cells](#)
[report_mv_path](#)
[report_name_rules](#)
[report_names](#)
[report_net](#)
[report_net_buses](#)
[report_net_estimation_rules](#)
[report_net_fanout](#)
[report_net_weight_effort](#)
[report_nets](#)
[report_new_lib_cell_functions](#)
[report_new_lib_cell_specification](#)
[report_noise](#)
[report_obfuscation_configuration](#)
[report_ocvm](#)
[report_optimization_history](#)
[report_parallel](#)
[report_parasitic_parameters](#)
[report_parasitics](#)

[report_parasitics_derate](#)
[report_path_group](#)
[report_path_groups](#)
[report_pg_mask_constraints](#)
[report_pg_patterns](#)
[report_pg_regions](#)
[report_pg_routing_mode](#)
[report_pg_strategies](#)
[report_pg_strategy_via_rules](#)
[report_pg_via_master_rules](#)
[report_pin_blockages](#)
[report_pin_buses](#)
[report_pin_constraints](#)
[report_pin_guides](#)
[report_pin_name_synonym](#)
[report_pin_placement](#)
[report_pipeline_scan_data_configuration](#)
[report_pipeline_scan_enable_configuration](#)
[report_placement](#)
[report_placement_attractions](#)
[report_placement_ir_drop_target](#)
[report_placement_spacing_rules](#)
[report_pop_up_object_options](#)
[report_port](#)
[report_port_buses](#)
[report_port_protection_diodes](#)
[report_ports](#)
[report_power](#)
[report_power_budget](#)
[report_power_calculation](#)
[report_power_clock_scaling](#)
[report_power_derate](#)
[report_power_domain](#)
[report_power_domains](#)
[report_power_groups](#)
[report_power_io_constraints](#)
[report_power_model](#)
[report_power_scopes](#)
[report_power_switch_patterns](#)
[report_power_switch_placement_patterns](#)
[report_power_switch_resistance](#)
[report_power_taps](#)
[report_pr_rules](#)
[report_programmable_spare_cell_mapping_rule](#)
[report_pst](#)
[report_pt_options](#)
[report_push_down_object_options](#)
[report_pvt](#)
[report_qor](#)
[report_qor_snapshot](#)
[report_rail_command_options](#)
[report_rail_minimum_path](#)
[report_rail_result](#)
[report_rail_scenario](#)
[report_rdl_routes](#)
[report_ref_libs](#)
[report_reference](#)
[report_references](#)
[report_regular_multisource_clock_tree_options](#)
[report_removed_size_only_cells](#)
[report_repeater_group_constraints](#)
[report_repeater_groups](#)
[report_resources](#)
[report_reverse_index_max_transition](#)
[report_routing_corridors](#)
[report_routing_guides](#)
[report_routing_rules](#)
[report_rp_groups](#)
[report_rx_width_violations](#)
[report_sadp_track_rule](#)
[report_safety_core_groups](#)
[report_safety_core_rules](#)
[report_safety_error_code_groups](#)
[report_safety_error_code_rules](#)
[report_safety_logic_port_map](#)
[report_safety_peer_pin_groups](#)
[report_safety_register_groups](#)
[report_safety_register_rules](#)
[report_safety_status](#)
[report_scan_compression_configuration](#)
[report_scan_configuration](#)
[report_scan_group](#)

[report_scan_path](#)
[report_scan_skew_group](#)
[report_scan_suppress_toggling](#)
[report_scenarios](#)
[report_script_runtime](#)
[report_secondary_pg_placement_constraints](#)
[report_security_configuration](#)
[report_self_gating_objects](#)
[report_self_gating_options](#)
[report_serialize_configuration](#)
[report_shape_patterns](#)
[report_shaping_channels](#)
[report_shaping_constraints](#)
[report_shaping_options](#)
[report_shields](#)
[report_si_calculation](#)
[report_si_delay_analysis](#)
[report_signal_em](#)
[report_signal_io_constraints](#)
[report_site_defs](#)
[report_size_only](#)
[report_skew_macros](#)
[report_soft_macro_bypass_segments](#)
[report_spf_constraint](#)
[report_stage](#)
[report_starrc_in_design](#)
[report_starrc_options](#)
[report_statements](#)
[report_stub_chains](#)
[report_supernet_exceptions](#)
[report_supply_net](#)
[report_supply_net_groups](#)
[report_supply_nets](#)
[report_supply_ports](#)
[report_supply_sets](#)
[report_switching_activity](#)
[report_syncff_libcells](#)
[report_synlib](#)
[report_synlib_history](#)
[report_tap_boundary_wall_cell_rules](#)
[report_taps](#)
[report_target_library_subset](#)
[report_tbc](#)
[report_tech_diff](#)
[report_test_assume](#)
[report_test_point_configuration](#)
[report_test_point_element](#)
[report_testability_configuration](#)
[report_thermal_qor](#)
[report_threshold_voltage_group](#)
[report_threshold_voltage_groups](#)
[report_timing](#)
[report_timing_complexity](#)
[report_timing_derate](#)
[report_tool_options](#)
[report_topological_constraints](#)
[report_topology_plan_registers](#)
[report_topology_plans](#)
[report_trace](#)
[report_track_constraints](#)
[report_tracks](#)
[report_transformed_registers](#)
[report_transitive_fanin](#)
[report_transitive_fanout](#)
[report_unbound](#)
[report_ungroup](#)
[report_units](#)
[report_unloaded_registers](#)
[report_user_units](#)
[report_utilization](#)
[report_vclp_options](#)
[report_versions](#)
[report_via_defs](#)
[report_via_ladder_candidates](#)
[report_via_ladder_constraints](#)
[report_via_ladder_rules](#)
[report_via_ladder_summary](#)
[report_via_ladders](#)
[report_via_mapping](#)
[report_via_matrixes](#)
[report_via_regions](#)
[report_via_rules](#)

[report_virtual_pads](#)
[report_voltage_area_rules](#)
[report_voltage_areas](#)
[report_vopt_gor](#)
[report_watermark_configuration](#)
[report_wirelength](#)
[report_wrapper_configuration](#)
[reset_access_control_configuration](#)
[reset_app_options](#)
[reset_block_power](#)
[reset_cell_mode](#)
[reset_checkpoints](#)
[reset_clock_gate_latency](#)
[reset_design](#)
[reset_device_constraint](#)
[reset_dft_configuration](#)
[reset_dft_drc_configuration](#)
[reset_dft_insertion_configuration](#)
[reset_disable_tie_insert](#)
[reset_early_power_switch_cells](#)
[reset_indesign_primepower_options](#)
[reset_leakage_weight](#)
[reset_lib_cell_classification_attributes](#)
[reset_lib_cell_naming_convention](#)
[reset_logic_lock_configuration](#)
[reset_multi_input_switching_coefficient](#)
[reset_multi_vth_constraint](#)
[reset_obfuscation_configuration](#)
[reset_ocvm_table_group](#)
[reset_parasitics_derate](#)
[reset_path](#)
[reset_paths](#)
[reset_pipeline_scan_data_configuration](#)
[reset_placement](#)
[reset_placement_ir_drop_target](#)
[reset_power_budget](#)
[reset_power_clock_scaling](#)
[reset_power_derate](#)
[reset_power_group](#)
[reset_power_switch_resistance](#)
[reset_pvt](#)
[reset_rail_command_options](#)
[reset_rail_probes](#)
[reset_scan_configuration](#)
[reset_scan_suppress_toggling](#)
[reset_security_configuration](#)
[reset_soft_macro_bypass_segments](#)
[reset_spf_constraint](#)
[reset_supply_net_probability](#)
[reset_switching_activity](#)
[reset_test_mode](#)
[reset_testability_configuration](#)
[reset_timing_derate](#)
[reset_upf](#)
[reset_via_ladder_candidates](#)
[reset_watermark_configuration](#)
[reset_wrapper_configuration](#)
[reshape_objects](#)
[resize_objects](#)
[resize_polygons](#)
[resolve_pg_nets](#)
[return](#)
[revert_blocks](#)
[revert_cell_sizing](#)
[revert_eco_changes](#)
[rotate_block_contents](#)
[rotate_def_objects](#)
[rotate_objects](#)
[route_3d_channels](#)
[route_3d_rdl](#)
[route_auto](#)
[route_busplans](#)
[route_clock_straps](#)
[route_custom](#)
[route_detail](#)
[route_eco](#)
[route_eco_after_gre](#)
[route_fishbone](#)
[route_global](#)
[route_group](#)
[route_opt](#)
[route_rdl_differential](#)

[route_rdl_flip_chip](#)
[route_track](#)
[run_block_compile_pg](#)
[run_block_script](#)
[run_custom_compiler](#)
[run_design_driven_analysis](#)
[run_library_analysis](#)
[run_library_design_cooptimization](#)
[run_monitor_gui](#)
[run_python](#)
[run_test_point_analysis](#)
[run_vclp_cmd](#)

S

[safe](#)
[saif_map](#)
[save_block](#)
[save_drc_error_data](#)
[save_ems_database](#)
[save_feature_tables](#)
[save_lib](#)
[save_secondary_pg_placement_constraints](#)
[save_ssf](#)
[save_suggestion_libs](#)
[save_upf](#)
[scan](#)
[seek](#)
[select_mimp_result](#)
[self](#)
[send_status](#)
[set](#)
[set_3d_multilevel_stacking](#)
[set_access_control_configuration](#)
[set_allow_new_cells](#)
[set_analyze_rtl_logic_level_threshold](#)
[set_annotated_check](#)
[set_annotated_delay](#)
[set_annotated_power](#)
[set_annotated_transition](#)
[set_aocvm_coefficient](#)
[set_app_options](#)
[set_app_var](#)
[set_attribute](#)
[set_auto_disable_drc_nets](#)
[set_auto_floorplan_constraints](#)
[set_auto_partition_constraints](#)
[set_autofix_configuration](#)
[set_autoungroup_options](#)
[set_base_lib](#)
[set_blackbox_clock_port](#)
[set_blackbox_port_drive](#)
[set_blackbox_port_load](#)
[set_block_boundary](#)
[set_block_grid_references](#)
[set_block_pin_constraints](#)
[set_block_power](#)
[set_block_to_top_map](#)
[set_boundary_budget_constraints](#)
[set_boundary_cell](#)
[set_boundary_cell_rules](#)
[set_boundary_optimization](#)
[set_budget_margins](#)
[set_budget_options](#)
[set_budget_shell_latencies](#)
[set_bump_size](#)
[set_bundle_pin_constraints](#)
[set_busplan_constraints](#)
[set_case_analysis](#)
[set_cell_hierarchy_type](#)
[set_cell_location](#)
[set_cell_mode](#)
[set_cell_site](#)
[set_cell_vt_type](#)
[set_checkpoint_options](#)
[set_clock_balance_points](#)
[set_clock_cell_spacing](#)
[set_clock_exclusivity](#)
[set_clock_gate_latency](#)
[set_clock_gate_routing_rule](#)
[set_clock_gate_style](#)
[set_clock_gate_transformations](#)

[set_clock_gating_check](#)
[set_clock_gating_enable](#)
[set_clock_gating_objects](#)
[set_clock_gating_options](#)
[set_clock_gating_tree_options](#)
[set_clock_groups](#)
[set_clock_jitter](#)
[set_clock_latency](#)
[set_clock_routing_rules](#)
[set_clock_sense](#)
[set_clock_transition](#)
[set_clock_tree_options](#)
[set_clock_tree_reference_subset](#)
[set_clock_trunk_endpoints](#)
[set_clock_uncertainty](#)
[set_colors](#)
[set_command_option_value](#)
[set_congestion_synthesis_strategy](#)
[set_consistency_settings_options](#)
[set_constant_register_removal](#)
[set_constraint_mapping_file](#)
[set_corner_status](#)
[set_ctp_constraints](#)
[set_current_command_mode](#)
[set_current_ems_database](#)
[set_current_mismatch_config](#)
[set_current_spmf](#)
[set_data_check](#)
[set_datapath_architecture_options](#)
[set_datapath_gating_options](#)
[set_datapath_rounding](#)
[set_db_file_mapping](#)
[set_density_gradient_options](#)
[set_design_attributes](#)
[set_design_rule_attribute](#)
[set_design_top](#)
[set_device_constraint](#)
[set_device_group_type](#)
[set_dft_clock_controller](#)
[set_dft_clock_gating_configuration](#)
[set_dft_clock_gating_pin](#)
[set_dft_configuration](#)
[set_dft_drc_configuration](#)
[set_dft_drc_rules](#)
[set_dft_equivalent_signals](#)
[set_dft_insertion_configuration](#)
[set_dft_isolation](#)
[set_dft_location](#)
[set_dft_signal](#)
[set_disable_auto_mux_clock_exclusivity](#)
[set_disable_clock_gating_check](#)
[set_disable_tie_insert](#)
[set_disable_timing](#)
[set_domain_supply_net](#)
[set_dont_retime](#)
[set_dont_touch](#)
[set_dont_touch_network](#)
[set_dp_strategy](#)
[set_drive](#)
[set_drive_resistance](#)
[set_driving_cell](#)
[set_early_data_check_policy](#)
[set_eco_placement_net_weight](#)
[set_eco_power_intention](#)
[set_edit_setting](#)
[set_editability](#)
[set_edrc_setting](#)
[set_equivalent](#)
[set_etm_link_mode](#)
[set_extract_model_options](#)
[set_extraction_options](#)
[set_failsafe_fsm_rule](#)
[set_false_path](#)
[set_fanin_sequential_clock_gating_objects](#)
[set_fanin_sequential_clock_gating_options](#)
[set_fanout_load](#)
[set_fix_multiple_port_nets](#)
[set_fixed_objects](#)
[set_floorplan_area_rules](#)
[set_floorplan_area_weight_rules](#)
[set_floorplan_composite_spacing_rules](#)
[set_floorplan_density_rules](#)

[set_floorplan_enclosure_rules](#)
[set_floorplan_exception_rules](#)
[set_floorplan_extension_rules](#)
[set_floorplan_forbidden_rules](#)
[set_floorplan_halo_rules](#)
[set_floorplan_length_rules](#)
[set_floorplan_location_rules](#)
[set_floorplan_reshape_rules](#)
[set_floorplan_rule_description](#)
[set_floorplan_spacing_rules](#)
[set_floorplan_unplaceable_area_extension_rules](#)
[set_floorplan_width_rules](#)
[set_fm_eco_mode](#)
[set_freeze_ports](#)
[set_grid](#)
[set_gui_stroke_binding](#)
[set_gui_stroke_preferences](#)
[set_hierarchy_options](#)
[set_host_options](#)
[set_hpc_options](#)
[set_ideal_latency](#)
[set_ideal_network](#)
[set_ideal_transition](#)
[set_ieee_1500_configuration](#)
[set_ignored_layers](#)
[set_implementation](#)
[set_indesign_primepower_options](#)
[set_individual_pin_constraints](#)
[set_input_delay](#)
[set_input_transition](#)
[set_interfaces](#)
[set_isolate_ports](#)
[set_isolation](#)
[set_isolation_control](#)
[set_label_switch_list](#)
[set_latch_loop_breaker](#)
[set_latency_adjustment_options](#)
[set_latency_budget_constraints](#)
[set_layer_map_file](#)
[set_lc_options](#)
[set_leakage_weight](#)
[set_legalizer_preroute_keepout](#)
[set_level_shifter](#)
[set_lib_cell_classification_attributes](#)
[set_lib_cell_naming_convention](#)
[set_lib_cell_naming_keywords](#)
[set_lib_cell_purpose](#)
[set_libcell_subset](#)
[set_load](#)
[set_locked_objects](#)
[set_logic_lock_configuration](#)
[set_macro_constraints](#)
[set_macro_group_shape](#)
[set_macro_relative_location](#)
[set_max_capacitance](#)
[set_max_delay](#)
[set_max_fanout](#)
[set_max_lvth_percentage](#)
[set_max_time_borrow](#)
[set_max_transition](#)
[set_message_info](#)
[set_metal_area](#)
[set_min_capacitance](#)
[set_min_delay](#)
[set_min_pulse_width](#)
[set_missing_via_check_options](#)
[set_msg](#)
[set_multi_input_switching_coefficient](#)
[set_multi_vth_constraint](#)
[set_multibit_options](#)
[set_multicycle_path](#)
[set_multisource_clock_subtree_constraints](#)
[set_multisource_clock_subtree_options](#)
[set_multisource_clock_tap_options](#)
[set_net_estimation_rule](#)
[set_net_type](#)
[set_net_weight_effort](#)
[set_noise_margin](#)
[set_non_bias_approved_list](#)
[set_obfuscation_configuration](#)
[set_object_layer](#)
[set_object_shape](#)

[set_ocvm_table_group](#)
[set_operating_conditions](#)
[set_optimize_dft_options](#)
[set_optimize_registers](#)
[set_output_delay](#)
[set_parasitic_parameters](#)
[set_parasitics_derate](#)
[set_parasitics_parameters](#)
[set_partial_on_translation](#)
[set_path_margin](#)
[set_pg_mask_constraint](#)
[set_pg_routing_mode](#)
[set_pg_strategy](#)
[set_pg_strategy_via_rule](#)
[set_pg_via_master_rule](#)
[set_physical_constraint](#)
[set_pin_budget_constraints](#)
[set_pin_name_synonym](#)
[set_pipeline_scan_data_configuration](#)
[set_pipeline_scan_enable_configuration](#)
[set_placement_ir_drop_target](#)
[set_placement_spacing_label](#)
[set_placement_spacing_rule](#)
[set_placement_status](#)
[set_pocvm_corner_sigma](#)
[set_pop_up_object_options](#)
[set_port_antenna_property](#)
[set_port_attributes](#)
[set_power_budget](#)
[set_power_clock_scaling](#)
[set_power_derate](#)
[set_power_domain_constraints](#)
[set_power_group](#)
[set_power_io_constraints](#)
[set_power_strategy_attribute](#)
[set_power_switch_placement_pattern](#)
[set_power_switch_resistance](#)
[set_primepower_analysis_options](#)
[set_process_label](#)
[set_process_number](#)
[set_programmable_spare_cell_mapping_rule](#)
[set_propagated_clock](#)
[set_pseudo_bump_density](#)
[set_pseudo_bump_objects](#)
[set_pt_options](#)
[set_push_down_object_options](#)
[set_pvt_configuration](#)
[set_qor_data_metric_properties](#)
[set_qor_data_options](#)
[set_qor_strategy](#)
[set_query_rules](#)
[set_rail_command_options](#)
[set_rail_probes](#)
[set_rail_scenario](#)
[set_ref_libs](#)
[set_reference](#)
[set_register_async_gating_pin](#)
[set_register_initial_state](#)
[set_register_merging](#)
[set_register_output_inversion](#)
[set_register_replication](#)
[set_regular_multisource_clock_tree_options](#)
[set_related_supply_net](#)
[set_repeater](#)
[set_repeater_group](#)
[set_repeater_group_constraints](#)
[set_report_configuration](#)
[set_retention](#)
[set_retention_control](#)
[set_retention_elements](#)
[set_reverse_index_max_transition](#)
[set_route_opt_target_endpoints](#)
[set_routing_rule](#)
[set_rp_group_options](#)
[set_safety_core_rule](#)
[set_safety_error_code_rule](#)
[set_safety_logic_port_map](#)
[set_safety_register_rule](#)
[set_scaling_lib_group](#)
[set_scan_compression_configuration](#)
[set_scan_configuration](#)
[set_scan_element](#)

[set_scan_group](#)
[set_scan_path](#)
[set_scan_skew_group](#)
[set_scan_suppress_toggling](#)
[set_scenario_status](#)
[set_scope](#)
[set_security_configuration](#)
[set_segment_budget_constraints](#)
[set_self_gating_objects](#)
[set_self_gating_options](#)
[set_sense](#)
[set_serialize_configuration](#)
[set_shaping_group_order](#)
[set_shaping_options](#)
[set_si_delay_analysis](#)
[set_signal_io_constraints](#)
[set_simstate_behavior](#)
[set_site_array_stack_order](#)
[set_size_only](#)
[set_skew_macros](#)
[set_slice_preservation](#)
[set_slm_stitching_strategy](#)
[set_snap_setting](#)
[set_soft_macro_bypass_segments](#)
[set_spf_constraint](#)
[set_spm_target](#)
[set_stage](#)
[set_starrc_in_design](#)
[set_starrc_options](#)
[set_stdcell_filler_rules](#)
[set_stub_chain](#)
[set_supernet_exceptions](#)
[set_supply_net_probability](#)
[set_svf](#)
[set_switching_activity](#)
[set_syncff_libcells](#)
[set_synlib_dont_use](#)
[set_tap_boundary_wall_cell_rules](#)
[set_tap_package_model](#)
[set_target_library_subset](#)
[set_technology](#)
[set_temperature](#)
[set_test_assume](#)
[set_test_point_element](#)
[set_testability_configuration](#)
[set_thermal_scenario](#)
[set_threshold_voltage_group_type](#)
[set_timing_derate](#)
[set_timing_paths_disabled_blocks](#)
[set_top_module](#)
[set_topology_edge_shapes](#)
[set_trace_option](#)
[set_track_constraint](#)
[set_ungroup](#)
[set_units](#)
[set_unix_variable](#)
[set_unloaded_register_removal](#)

[set_variation](#)
[set_vclp_options](#)
[set_verification_checkpoints](#)
[set_verification_priority](#)
[set_via_def](#)
[set_via_ladder_candidate](#)
[set_via_ladder_constraints](#)
[set_via_ladder_rules](#)
[set_via_ladder_spacing](#)
[set_view_switch_list](#)
[set_virtual_pad](#)
[set_voltage](#)
[set_voltage_area](#)
[set_voltage_area_shape](#)
[set_vopt_range](#)
[set_vopt_target](#)
[set_vsd](#)
[set_vt_filler_rule](#)
[set_watermark_configuration](#)
[set_working_design](#)
[set_working_design_stack](#)
[set_working_ml_db_record](#)
[set_wrapper_configuration](#)

[setenv](#)
[setup_design_for_auto_partition](#)
[setup_performance_via_ladder](#)
[sh](#)
[shape_blocks](#)
[shape_blocks_ml](#)
[shell_is_in_cv_mode](#)
[signoff_calculate_hier_antenna_property](#)
[signoff_check_design](#)
[signoff_check_drc](#)
[signoff_check_live_drc](#)
[signoff_check_lvs_explorer](#)
[signoff_create_metal_fill](#)
[signoff_create_pg_augmentation](#)
[signoff_fix_drc](#)
[signoff_fix_isolated_via](#)
[signoff_init_live_drc](#)
[signoff_report_metal_density](#)
[signoff_set_live_drc_rules](#)
[sim_assertion_control](#)
[sim_corruption_control](#)
[sim_replay_control](#)
[size_cell](#)
[size_power_switches](#)
[sizeof_collection](#)
[slm_check_pmm](#)
[slm_report_pmm](#)
[slm_stitch_pmm](#)
[snap_cells_to_block_grid](#)
[snap_object_shapes](#)
[snap_objects](#)
[snps.cmd](#)
[snps.collection](#)
[snps.redirect](#)
[snps.value](#)
[socket](#)
[sort_collection](#)
[source](#)
[split](#)
[split_clock_cells](#)
[split_constraints](#)
[split_fanout](#)
[split_macro_group](#)
[split_multibit](#)
[split_objects](#)
[split_polygons](#)
[split_rdl_routes](#)
[spread_objects](#)
[spread_spare_cells](#)
[spread_wires](#)
[start_auto_save](#)
[start_busplan_gui](#)
[start_dpx_workers](#)
[start_gui](#)
[start_python_window](#)
[stop_auto_save](#)
[stop_dpx_workers](#)
[stop_gui](#)
[string](#)
[subst](#)
[suppress_message](#)
[swap_objects](#)
[switch](#)
[synthesize_clock_trees](#)
[synthesize_clock_trunk_endpoints](#)
[synthesize_clock_trunk_setup_hier_context](#)
[synthesize_clock_trunks](#)
[synthesize_multisource_clock_subtrees](#)
[synthesize_multisource_clock_taps](#)
[synthesize_multisource_global_clock_trees](#)
[synthesize_regular_multisource_clock_trees](#)

T

[tailcall](#)
[Tcl](#)
[tcltest](#)
[tclvars](#)
[tell](#)
[throw](#)
[time](#)
[tm](#)

[trace](#)
[train_pg_ml_model](#)
[transchan](#)
[transform_polygons](#)
[translate_pin_check_ui](#)
[trim_pg_mesh](#)
[trim_shapes](#)
[try](#)

U

[unalias](#)
[uncommit_block](#)
[undefine_derived_user_attribute](#)
[undefine_user_attribute](#)
[undo](#)
[ungroup_cells](#)
[uniquify](#)
[uniquify_block](#)
[uniquify_by_bump](#)
[uniquify_topology_plans](#)
[unknown](#)
[unload](#)
[unpack_macro_group](#)
[unplace_group_repeaters](#)
[unset](#)
[unsetenv](#)
[unsuppress_message](#)
[update](#)
[update_block_views](#)
[update_clock_trunk_timing](#)
[update_constraint_mapping_file](#)
[update_cross_probing_files](#)
[update_feature_table](#)
[update_indesign_activity](#)
[update_timing](#)
[update_topology_node](#)
[upf_version](#)
[uplevel](#)
[upvar](#)
[use_interface_cell](#)

V

[variable](#)
[vclp_stop](#)
[vclp_zoom_highlight](#)
[verify_via_ladders](#)
[view_qor_data](#)
[voltage_opt](#)
[vwait](#)

W

[watch_commands](#)
[which](#)
[while](#)
[widen_wires](#)
[win_select_objects](#)
[win_set_filter](#)
[win_set_select_class](#)
[write_3dblox](#)
[write_active_rtl_file_list](#)
[write_aif](#)
[write_annotation_shapes](#)
[write_app_options](#)
[write_app_var](#)
[write_ascii_files](#)
[write_blackbox_timing_script](#)
[write_budgets](#)
[write_busplans](#)
[write_cell_expansion](#)
[write_checksum](#)
[write_clock_trunks](#)
[write_collection](#)
[write_def](#)
[write_default_pg_pattern](#)
[write_design_io](#)
[write_dff_connections](#)
[write_dff_trace_filters](#)
[write_drc_error_data](#)
[write_early_data_check_config](#)

[write_ems_rules](#)
[write_feasibility_constraints](#)
[write_floorplan](#)
[write_frame_options](#)
[write_gds](#)
[write_interface_spice_netlist](#)
[write_io_constraints](#)
[write_ivm](#)
[write_layer_map](#)
[write_lef](#)
[write_lib_package](#)
[write_macro_relative_location](#)
[write_matching_types](#)
[write_name_map](#)
[write_net_estimation_rules](#)
[write_oasis](#)
[write_optimization_history](#)
[write_parasitics](#)
[write_physical_rules](#)
[write_pin_constraints](#)
[write_pt_checksum](#)
[write_push_down_eco](#)
[write_qor_data](#)
[write_rde](#)
[write_routes](#)
[write_routing_constraints](#)
[write_rp_groups](#)
[write_safety_register_script](#)
[write_saif](#)
[write_sanity_check_point](#)
[write_scan_def](#)
[write_script](#)
[write_sdc](#)
[write_sdf](#)
[write_shadow_eco](#)
[write_spare_ports_eco](#)
[write_split_net_eco](#)
[write_svsim](#)
[write_taps](#)
[write_tech_file](#)
[write_test_model](#)
[write_test_protocol](#)
[write_topology_constraints](#)
[write_topology_plans](#)
[write_topology_report](#)
[write_verilog](#)
[write_virtual_pad_file](#)

[X](#)

[Y](#)

[Z](#)

[zlib](#)